RISC-V 速度慢得驚人：Fedora Linux 開發面臨的硬體效能挑戰

背景

Fedora Linux 開發者 Marcin Juszkiewicz 近期分享了他在 RISC-V 平台上移植與建置軟體包的經驗，指出當前硬體效能極其低落，導致編譯大型套件如 LLVM 需耗時超過十小時。這篇評論引發了 Hacker News 社群對於 RISC-V 指令集架構（ISA）本身設計、現有矽晶實作進度，以及該架構未來是否能與 x86 或 ARM 競爭的熱烈討論。

社群觀點

針對 RISC-V 效能低落的現狀，社群普遍認為問題不在於指令集架構本身，而是在於目前市面上缺乏高效能的硬體實作。許多留言指出，目前可購得的 RISC-V 開發板如 Banana Pi 或 VisionFive 2，其處理器核心效能僅相當於數年前的 ARM Cortex-A55 或 A76 等級，這類低階核心本就不是為了繁重的編譯任務而設計。部分資深工程師回顧了 ARM 的發展史，指出 ARM 最初也是從低功耗嵌入式領域起家，歷經多年優化才進入高效能運算市場，因此 RISC-V 仍處於發展的早期階段，需要時間讓矽晶實作追趕上主流水準。

然而，關於 RISC-V 的指令集設計是否會限制其效能上限，社群內存在激烈爭論。批評者指出 RISC-V 為了保持簡潔而捨棄了一些現代處理器常見的功能，例如缺乏整數溢位偵測（Integer Overflow Detection）和索引定址模式（Indexed Addressing）。這類觀點認為，在 RISC-V 上實現這些功能需要額外的指令組合，不僅增加程式碼體積，也可能拖累執行速度。特別是針對整數溢位，有討論者認為這對於需要高可靠性的軟體來說是個缺陷，因為在軟體層面模擬偵測的成本遠高於硬體直接支援。

相對地，支持者則認為 RISC-V 的「簡潔」反而是其優勢。透過避開如 SPARC 的暫存器視窗或 MIPS 的分支延遲槽等歷史包袱，RISC-V 成為一個非常「穩定且可預測」的架構，這有利於後續的高效能微架構設計。目前社群高度關注如 Tenstorrent 的 Ascalon 或 SiFive 的 P870 等尚未大規模量產的高效能核心，認為這些設計有望在未來一兩年內達到與 Apple M1 或 AMD Zen 3 相當的效能水平。

此外，討論也觸及了市場動機。有觀點認為，RISC-V 目前最成功的領域並非桌面或伺服器，而是作為微控制器（MCU）取代 ARM Cortex-M 系列。對於 NVIDIA 或 Qualcomm 等大廠而言，轉向 RISC-V 的動力更多來自於擺脫 ARM 授權費的束縛與法律風險，而非單純追求效能突破。這種從低端市場向上蠶食的策略，與當年 Intel Core 架構從低功耗 Pentium-M 演進而來的路徑有異曲同工之妙。

延伸閱讀

• Tenstorrent Ascalon: 由 Jim Keller 團隊領導開發的高效能 RISC-V 核心設計，被視為該架構進入主流運算市場的希望。
• LoongArch: 中國龍芯開發的指令集，在討論中被提及作為與 RISC-V 競爭或互補的另一種 RISC 實作。
• CachyOS: 討論中提到的 Linux 發行版，因其針對不同 x86-64 微架構版本（如 v3, v4）提供特定優化編譯而受到關注。
• RISC-V Unprivileged ISA Spec: 關於整數溢位偵測與指令設計的官方技術文件，是社群爭論技術細節的主要參考來源。