RAM 存在一個自 1966 年以來的設計缺陷，而我繞過了它

背景

這篇討論源自於 LaurieWired 發表的一段技術影片，探討動態隨機存取記憶體（DRAM）自 1966 年設計以來存在的一個固有缺陷：記憶體刷新（Refresh）導致的延遲尖峰。為了克服這個問題，作者開發了一套名為 Tailslayer 的工具，借鑒了分散式系統中常見的對沖請求（Hedging）概念，透過同時啟動兩個處理器核心讀取不同通道的記憶體，並取最快回傳的結果，試圖繞過 DRAM 刷新所造成的效能瓶頸。

社群觀點

社群對這項實驗展現了極高的興趣，多數評論者認為這是一次極具啟發性的技術探索。支持者指出，這段影片不僅是一場精彩的技術展示，更像是一場深入淺出的教學。作者將 Google 早期用於硬碟儲存的任務優化技術——即同時運行兩個相同的任務並捨棄較慢者的結果——巧妙地轉移到記憶體管理領域。這種做法雖然看似浪費資源，但在追求極致低延遲的場景中，確實能有效應對高優先級任務的長尾延遲問題。有留言者甚至認為，這項研究在實驗設計、數據圖表化以及對未公開 CPU 特性的逆向工程上，其含金量足以媲美碩士學位的研究深度。

然而，技術實務派也針對其實際應用價值提出了質疑。有評論者指出，這種對沖技術在理論上雖然有趣，但在現實的高效能運算環境中可能存在矛盾。為了減少冷讀取（Cold Read）的長尾延遲而加倍快取佔用空間，反而可能導致其他讀取操作變得更慢。特別是在高頻交易（HFT）等對延遲極度敏感的領域，競爭對手通常會在資料進入快取後進行極速運算，而非依賴龐大的 DRAM 查找表。花費兩倍的記憶體頻寬與快取壓力，只為了消除每 15 微秒才出現一次的數百奈秒延遲，在大多數實際場景中並不具備經濟效益。

此外，社群也針對硬體本質進行了補充討論。有網友提醒，標題所指的設計缺陷僅存在於 DRAM，靜態隨機存取記憶體（SRAM）並不需要定期刷新，因此不會面臨這類問題。儘管有人認為這種「發送多個信使以求其一準時到達」的概念並非首創，甚至將其類比為 Dropbox 早期被批評只是 rsync 的變體，但多數人仍肯定作者能將抽象的硬體特性具象化。例如在 9950X3D 等現代處理器上，透過該工具能清晰觀察到延遲從 70 奈秒飆升至 330 奈秒的循環規律，這證明了該實驗在硬體診斷與理解底層運作機制上的教育價值。

延伸閱讀

• Tailslayer GitHub 專案：由 LaurieWired 開發的工具庫，用於實驗與繞過 DRAM 刷新延遲。
• Hacker News 先前討論：關於此議題更早期的討論串（ID: 47680023）。